Circuiti Elettronici Digitali LA (2004/2005) (Ing. delle Telecomunicazioni )

Docente: Guido Masetti

Esercitazioni

Tutor:
Ing. Luca De Marchi
Tel. 93777
Ricevimento: giovedi' ore 15.00-17.00 Lab. "MICRO" (ex aula 3.2) -

Nelle esercitazioni sono utilizzati i seguenti strumenti:
  Esempi di netlist per la simulazione circuitale possono essere scaricati da:
  • Esercizi d'esame di Elettronica Digitale di Eleonora Franchi Scarselli e Luca Selmi, editrice Patron 1998 .

    • Esame

     
    Iscrizione su gestione telematica esami

    Anno Accademico 2004/05

    Il corso si propone di affrontare lo studio e l'analisi dei circuiti elettronici digitali elementari, fornendo gli elementi di base a corsi successivi in cui si studiano le applicazioni dei circuiti digitali CMOS.

    Programma: Introduzione alle famiglie logiche e definizione delle loro principali caratteristiche. Principio di funzionamento e modello circuitale di ordine 1 del transistore MOS. Famiglia logica CMOS statica pienamente complementare: criteri di progetto e calcolo dei parametri caratteristici. Impiego dei transistori MOS come transfer-gate. Circuiti dinamici CMOS. Ritardo di propagazione attraverso una cascata di stadi elementari. Buffer CMOS. Circuito alle variazioni del MOSFET. Stadi elementari CMOS. Circuiti sequenziali: realizzazioni CMOS. Memorie a semiconduttore: classificazione ed organizzazione generale. RAM statiche e dinamiche. Memorie non volatili (ROM, PROM, EPROM, E2PROM, FLASH). Cenni sulla tecnologia planare del silicio e sulle metodologie di progetto dei sistemi digitali: full-custom, semi-custom e basate su schiere logiche programmabili. Esercitazioni: simulazione circuitale di semplici circuiti digitali.

    REGISTRAZIONE DEI VOTI E VISIONE DEL COMPITO:

    Studio DEIS del Prof. Masetti, Tel. 93037 nei giorni indicati.
     
     

    Ulteriori chiarimenti si possono avere contattando l'ing. De Marchi.

     
     

    Date prove scritte

     
    Data Tipo di prova Ore Aula Risultati e registrazione
    18 MAGGIO 2005 Scritto, parziale 9-11 E3A RISULTATI
    24 GIUGNO 2005*, Scritto, secondo parziale 9-11 5-6, 5-7 VOTI COMPLESSIVI I+II parziale (***)
    8 LUGLIO 2005** Scritto, totale + recuperi prove parziali 9-13 5-6, 5-7 Da decidere
    22 LUGLIO 2005 Scritto, totale 9-11 5-6, 5-7 Da decidere
    20 SETTEMBRE 2005 Scritto, totale 9-11 5-6, 5-7 Da decidere
    12 DICEMBRE 2005 Scritto, totale 9-11 0-5, 0-6 Da decidere
    16 GENNAIO 2006 Scritto, totale 9-11 0-5, 0-6 Da decidere
     

    L'esame è solo scritto, il voto risulta dalla media dei risultati parziali o dal singolo risultato degli scritti indicati come: "totale". Il voto delle prove parziali deve essere pari o superiore a 16/30 per essere considerato valido.


    * Può sostenere la prova del 26 Giugno anche chi non ha superato la prova parziale del 18 maggio. Il superamento dell'esame sarà però possibile solo recuperando la prima prova parziale l'8 luglio.

    ** Non sarà possibile recuperare le prove parziali nelle successive prove totali.

    *** I voti relativi al solo secondo parziale sono su Uniwex, registrazione e visione compiti mercoledi' ore 9.30 studio del prof. Masetti (DEIS II piano tel. 93037).
     

    Testi di esame: Soluzioni:

    Microelectronics Group Home Page Staff
    Research Activities Teaching Activity
    Publications Local Stuff
    DEIS Home Page University of Bologna Home Page

    External link, Local link, For local sites only, Stiil empty.