Elettronica dei Sistemi Digitali

Docente: Prof. Fabio Campi (Tutore Aldo Romani )

Esercitazioni:

Interfaccia per Porta Seriale Monodirezionale

Molti protocolli di comunicazione seriale si basano su un clock implicito, in cui entrambi i sistemi devono preventivamente essersi accordati sulla frequenza di trasmissione/ricezione, oltre che su tutti gli altri parametri di comunicazione (come ad esempio, per le porte seriale presenti sui comuni PC, lunghezza di parola, parità, numero di bit di stop).

Il protocollo delle porte seriali tradizionali, in versione semplificata, è il seguente:
TXD	     : ------------\____/----\____/----\ ... /----\____/----


                   MARK    SPACE bit0 bit1 bit2      bit7      STOP
               ------------+----+----+----+----+ ... +----+----+----+---> t
                           +----+                         parity
                           1200-9600bps

Ovviamente f_ck >> f_seriale.

Si progetti, in un sistema basato su FPGA Altera, una porta seriale monodirezionale in grado di trasmettere:
Si ipotizzi una frequenza di funzionamento del sistema pari a 10MHz.

L'interfaccia del sistema dovrà prevedere almeno un insieme elementare di segnali:
CLK: Clock di sistema
DATAIN[7..0]  Bus Dati
CS : Chip Select
SET_BPS :  Seleziona velocità di trasmissione
TXD : Linea dati seriale, collegata verso l'esterno

Quando CS si attiva, il sistema comincia la fase di trasmissione della parola dati presente sul bus in quel momento.
La velocità di trasmissione dovrà essere selezionata tramite un registro, che campiona il bus dati in corrispondenza dell'attivazione del segnale SET_BPS.
Si dà per scontato che nei cicli di clock successivi a CS o a SET_BPS  non è garantita la permanenza sul bus della parola dati.

Facoltativamente, si implementi la possibilità di interrompere la trasmissione mediante una fase di BREAK (che consiste nel mantenere la linea di trasmissione nello stato 'space' (0) per almeno 150ms). In questo caso si preveda l'introduzione di un segnale di input ACTIVATE_BREAK. A fronte dell'attivazione di questo segnale, la periferica deve segnalare al ricevitore l'interruzione del trasferimento secondo il protocollo concordato.

Si scriva la descrizione vhdl del componente, e si determini
  1. Il dispositivo scelto per realizzare il componente
  2. Il pinout del dispositivo
  3. Il numero di LE occupati e di F/Fs utilizzati


Soluzione

Microelectronics Group Home Page Staff
Research Activities Teaching Activity
Publications Local Stuff
DEIS Home Page University of Bologna Home Page

External link, Local link, For local sites only, Stiil empty.